Densan JDVE-SH7604 9271。未检索到 J 前缀独立官方板册。以下按 SH7604 器件规格整理，用于 J 系列载板识别；J 型专属接口、供电和机械差异以 Densan JDVE 官方文件为准。

JDVE-SH7604 9271 按型号归为 SH7604 嵌入式控制器载板，由 32 位 RISC 核心、4KB 缓存、乘除法、DMA、定时器、SCI 和总线控制器组成，可用于实时控制、串行通信和载板 I/O 管理。J 前缀若代表特定产品族、修订或定制 I/O，不凭名称推断，须以板标和原理图确认。

CPU 核心： 32 位 SuperH RISC，16 位定长指令，基本指令单状态 。

频率： SH7604 以 28.7MHz 最高操作例为参考，约 35ns/指令 。

缓存： 片上 4KB 。

寄存器： 16×32 位通用、3×32 位控制、4×32 位系统 。

DMA： 2 通道，1/2/4/16 字节，循环窃取/突发，最大 16,777,216 次 。

除法： 32÷32、64÷32，约 39 时钟周期，溢出中断 。

定时器： 16 位自由运行定时器 1 路，看门狗 1 路 。

串口： SCI 1 路，异步 7/8 位、1/2 停止、校验可选，同步 8 位，全双工，内置波特率 。

中断： NMI、外部 IRL、内部外设中断，可编程优先级。

总线： 多片选，直连 DRAM、SDRAM、伪 SRAM、突发 ROM，8/16/32 位可配。

封装： 144 QFP 或 176 TFBGA 。

实时执行： 单状态 RISC 配合缓存和优先级中断。

信号计算： 硬件乘法与除法支持控制算法、滤波和协议处理。

无胶合存储： 总线控制器直接驱动多种存储器，降低板级器件数。

自主搬运： DMA 服务 SCI、定时器和内存块，降低 CPU 占用。

工业控制： 控制器主板、IO 管理、执行器调度。

通信载板： 串口集中、协议预处理、背板监控。

仪器前端： 数据采集时序、自检与状态管理。

指令周期： 28.7MHz 约 35ns/基本指令 。

DMA 能力： 单通道最多 16,777,216 次，宽度 1/2/4/16 字节 。

除法耗时： 标准例程约 39 时钟周期 。

串口速率： 由内部波特率发生器或外部 SCK 决定，异步/同步格式可配 。

芯片： CMOS SuperH 核心。

封装： 塑料 QFP 或 TFBGA。

载板： JDVE 的 PCB 等级、接插件、内存和电源器件以官方资料为准。

单芯片外设： CPU、缓存、乘除法、DMA、定时器、SCI、中断、总线集成。

外部总线： 地址/数据/控制/片选分离，PLL 电源独立。

调试结构： 通过复位、断点、片选和时钟模式进行启动诊断。

SH7604 取 16 位指令入流水线，通用寄存器参与算逻、乘加、除法和访存；4KB 缓存缓解外部内存瓶颈；DMA 在 SCI/定时器/内存间搬数；自由运行定时器和看门狗提供时基与安全复位；SCI 按异步/同步帧通信；中断控制器分配 NMI、IRL 和外设事件；总线控制器把内部访问转为 DRAM/SDRAM/ROM/I/O 时序。JDVE 载板在此基础上通过自身电源、连接器和扩展电路实现系统功能。

电源： 先确认 J 板电压等级，逐对去耦，PLL 单独滤波。

时钟： 按 JDVE 时钟模式接晶振/振荡器/外部时钟，PLL 锁定后全速。

复位： 上电与手动复位满足 SH7604 和载板要求。

内存： 配置片选、等待、SDRAM/DRAM 时序和刷新后再跑应用。

装配： QFP 检共面，BGA 做连通性/X 光；装入机箱前核对 J 板外形与连接器。

电压不混用： 按处理器型号和 JDVE 标签供电，不超绝对最大值。

保留脚： 未定义引脚按手册处理。

散热： 满频、DMA 持续搬运时保证结温和板温合格。

静电： 处理处理器、内存和接插件用防静电措施。

安全： 未获书面鉴定不用于生命保障、飞行控制或核安全系统。